系統級封裝技術分析
作者：楊啟鑫
定價：免費
出版單位：工研院IEK電子分項
出版日期：2016/11/01
出版類型：產業評析
所屬領域：半導體
瀏覽次數：4189
加入最愛
摘要
以封裝型態來看，可分為單一晶片封裝(Single Die)與整合晶片封裝(Multi Die)兩種，若以單一晶片封裝來看，在I/O數較少的情況少，其I/O密度仍不高，是故可以較低封裝成本的QFN(為打線封裝成本較低)及WLCSP(不需載板及扇出，成本較低)為主要封裝型態，當I/O數多到整個封裝的I/O密度太高時，才會考慮用覆晶封裝(Flip Chip，需載板故成本較高)或是扇出型封裝(Fan-out，愈大顆成本愈高);若以整合晶片封裝來看，因其需與同質、異質晶片或被動元件作整合，是故需整合型態的封裝方式如覆晶封裝及扇出型封裝，而當需FC+WB作堆疊時其IO數就會變多。現階段的扇出型封裝在較大的封裝尺寸(Package Area 較大)下其技術性問題較多(如Fan-out area材料與矽晶片的熱膨脹系數不同造成RDL失敗及翹曲(Wappage)等諸多問題)，導致良率不佳造成成本上升，是故較大封裝尺寸(>6mmx6mm)仍以覆晶封裝為主，在較小封裝尺寸(<6mmx6mm)下才較有機率使用扇出型封裝進行晶片整合。
內文標題/圖標題
一、系統級封裝(SiP)及模組(SiM)都可達整合目的
二、系統級封裝技術是為微型化封裝後面積同時達整合目的
三、小結
圖1. SiP與SiM分別由封測廠與系統廠所驅動
圖2. SoC、SiP與SoB比較
圖3. 整合被動元件IPD可在相同的成本下，使面積縮小及將天線置於封裝上(AoP)結構