次世代PC 2.0技術發展研究

====章節目錄====

第一章　緒　論 1-1

　第一節　研究動機 1-1

　第二節　研究目的 1-5

　第三節　研究範圍 1-6

　第四節　研究架構與方法 1-8

第二章　PC2.0產品定位與市場關鍵因素 2-1

　第一節　PC2.0起源與定義 2-1

　第二節　PC2.0的促成技術 2-3

　第三節　產品定位與應用情境 2-8

　第四節　市場發展關鍵因素 2-12

第三章　PC2.0晶片技術定義與需求 3-1

　第一節　PC Chip的定義 3-3

　第二節　PC Chip的需求 3-8

　第三節　PC Chip達成方式 3-10

　第四節　3D IC主要應用領域與技術效益 3-17

第四章　領導廠商投入動向與策略佈局 4-1

　第一節　PC晶片廠商動向與佈局 4-1

　第二節　3D晶片堆疊廠商動向與佈局 4-18

第五章　技術發展藍圖與關鍵因素分析 5-1

　第一節　市場應用與技術發展的連結 5-1

　第二節　關鍵因素分析 5-5

　第三節　台灣技術投入現況分析 5-19

第六章　產業發展策略分析 6-1

　第一節　台灣技術落差分析 6-1

　第二節　產業價值鏈分析 6-5

　第三節　台灣發展策略分析 6-9

第七章　結論與建議 7-1

====圖目錄====

圖1-1 PC功能的轉變 1-1

圖1-2 PC產品型態與消費者價值的改變 1-3

圖1-3 PC產業供應鏈 1-6

圖1-4 PC晶片架構圖 1-7

圖1-5 研究架構與方法 1-9

圖2-1 行動化與微型化的PC2.0 2-2

圖2-2 半導體整合技術促成PC2.0 2-3

圖2-3 半導體整合技術趨勢 2-4

圖2-4 PC2.0之無線通訊技術應用 2-6

圖2-5 PC2.0之各種先進技術應用 2-7

圖2-6 PC2.0四大主要應用領域 2-9

圖3-1 MID產品特性 3-2

圖3-2 Intel MID裝置發展需求 3-3

圖3-3 PC2.0所需的功能方塊示意圖 3-5

圖3-4 Intel MID發展藍圖 3-6

圖3-5 Intel對MID技術發展需求 3-7

圖3-6 封裝技術演進趨勢 3-12

圖3-7 3D IC範疇 3-13

圖3-8 傳統IC與3D IC製程差異比較 3-14

圖3-9 電子產品發展與元件需求 3-16

圖3-10 3D IC技術應用領域與發展藍圖 3-18

圖3-11 2D與3D晶片效能比較 3-20

圖3-12 異質整合產品規格趨勢 3-23

圖3-13 Intel Tera-Scale需求 3-25

圖3-14 Samsung 32GB SSD晶片配置 3-27

圖3-15 主要NAND Flash廠商應用TSV技術之藍圖規劃 3-28

圖3-16 DRAM記憶體規格趨勢 3-29

圖3-17 DRAM記憶體規格趨勢 3-31

圖4-1 Intel新世代PC產品佈局 4-2

圖4-2 Intel次世代PC晶片重要特性與發展趨勢 4-3

圖4-3 Intel處理器技術推演過程 4-4

圖4-4 Intel Moorestown平台架構圖 4-5

圖4-5 Intel四核心處理器Penryn 4-7

圖4-6 AMD整合繪圖處理器設計概念 4-8

圖4-7 AMD四核心處理器 4-9

圖4-8 AMD四核心處理器Phenom 4-10

圖4-9 威盛產品佈局策略思考 4-11

圖4-10 威盛Nano處理器方塊圖 4-13

圖4-11 NVIDIA Tegra處理器方塊圖 4-14

圖4-12 ARM Cortex-A9 MPCore系統架構圖 4-17

圖4-13 Samsung 3D NAND Flash 4-19

圖4-14 Intel處理器架構演變與晶片整合需求關聯 4-20

圖4-15 Intel Logic與Memory 3D堆疊 4-21

圖4-16 IBM晶片整合技術藍圖 4-22

圖4-17 IBM水冷式3D晶片 4-23

圖4-18 Nokia手機晶片面積縮小與薄化的技術比較 4-24

圖4-19 ASET研究開發實施體制 4-26

圖4-20 ASET次世代3D整合技術計畫成員 4-27

圖4-21 EMC-3D聯盟Roadmap 4-30

圖4-22 e-CUBES的基本架構 4-31

圖4-23 e-CUBES晶片尺寸的Roadmap 4-33

圖4-24 SEMATECH成本資源模型架構 4-36

圖4-25 3DASSM主要研究議題 4-38

圖5-1 PC2.0應用情境與技術需求 5-1

圖5-2 PC晶片高度整合之願景 5-2

圖5-3 PC晶片3D堆疊技術發展藍圖 5-3

圖5-4 PC異質晶片3D堆疊階段性發展 5-6

圖5-5 PC2.0通訊與周邊連線方式的改變 5-7

圖5-6 多頻RF整合式設計 5-8

圖5-7 製程微縮與供電關係圖 5-9

圖5-8 Intel CPU與耗電關係圖 5-10

圖5-9 晶片尺寸與密度關係圖 5-11

圖5-10 NAND Flash成本曲線圖 5-13

圖5-11 CPU電晶體結構示意圖 5-14

圖5-12 VIA CX700晶片 5-19

圖5-13 台灣3D IC研發聯盟組織圖 5-21

圖6-1 傳統PC1.0產業鏈 6-5

圖6-2 次世代PC2.0產業鏈 6-7

====表目錄====

表2-1 半導體整合技術比較 2-5

表2-2 PC1.0與PC2.0之硬體特性 2-8

表2-3 各種PC2.0應用之系統需求 2-13

表3-1 Intel Atom與ARM Cortex-A8特性比較 3-8

表3-2 參與Open Handset Alliance廠家 3-9

表4-1 EMC-3D聯盟成員與角色 4-28

表5-1 x86與ARM比較表 5-16

表6-1 台灣PC晶片設計落差分析 6-2

表6-2 台灣PC晶片製造落差分析 6-3

表6-3 台灣PC晶片整合落差分析 6-4