在半導體前段先進製程上,對關鍵性的閘極氧化層導入High K介電質(dielectric),同時設計出以更Low K介電質作為銅互連絕緣的材料需求,決定著晶片產業是否能持續縮小線寬,並滿足由國際半導體技術藍圖(ITRS,International Technology Roadmap for Semiconductors)所制訂的功率和性能目標。 ITRS冀望在2006年的時候能夠在65nm製程裡...
若有任何問題,可使用下方檢索互動介面找解答,或是寫信到客服信箱。
星期一~五 9:00-12:30/13:30-18:00