根據ITRS的預測，與設計有關的SoC技術藍圖如表1所示。技術藍圖涵蓋的項目包括與設計生產力有關的新開發SoC的設計週期與設計工程師的年生產邏輯電晶體數；與功率消耗有關的動態與靜態功率降低能力；以及與DFT有關之BIST佔測試涵蓋率的比重。...
若有任何問題，可使用下方檢索互動介面找解答，或是寫信到客服信箱。
星期一~五 9:00-12:30/13:30-18:00