FD-SOI製程技術從金屬層的後段製程(Back-end-of-line, BEOL)、閘極(Gate)與主動區(Active)的製程步驟與複雜度較高以外，其它前段曝光顯影、蝕刻、沉積等步驟明顯較平面CMOS製程少，若再與16/14奈米FinFET製程相比，則是在減少立體結構的製作步驟以及為避免穿隧效應或其他因微縮導致的應力問題等步驟，整體複雜度減少許多，顯見其在製造成本上將能降低。
一、CMOS製程技術的發展
二、FD-SOI的發展趨勢
三、結論
圖1 微縮製程技術演進
圖2 傳統CMOS平面製程、FD-SOI製程與FinFET製程複雜度