一、AI時代的能耗困局
由於AI運算和雲端服務呈現爆炸式成長，資料中心已成為用電需求成長最快速的應用，特別是在生成式AI和機器學習部份，藉由大型模型進行訓練，對於部署算力需求直線飆升，也讓資料中心對於電力能源的渴求達到前所未有的新高峰。
根據Yole報告，AI模型參數規模自2014年至2025年間呈現指數級成長，由早期百萬級參數的Inception模組，提升至GPT-3(約175B、屬10¹¹級)的大型語言模型，演進至現今已達數十兆級以上規模的新一代大型模型(如 GPT-4、Gemini 等)，整體增幅已超過百萬倍，如圖一所示。AI運算的相關應用，包括：AI訓練與推論、雲端服務(如AWS、Azure、Facebook)、4K/8K高解析度影片串流(Netflix、Disney+等)和工業自動化等新興應用等，也推動全球資料中心對流量與頻寬的極限需求。未來持續增長的行動網路設備普及與演進(如智慧型手機、IoT感測裝置)、高解析度影音串流(過去五年HD/UHD流量占比已從不到5%竄升到接近八成)、雲端運算業務普及化(企業大量遷移上雲)、社群廣播與AI驅動的數據增生，以及智慧製造、物流、遠端醫療等M2M(machine to machine)應用等的持續擴大也是數據增生的助力。
持續強化以及提升的AI大模型訓練需求，以及各式的數據增生，讓電力需求急逐上升。AI以單一AI模型訓練為例，所需電量已經相當於數百萬度電，此種增長速度，已讓許多資料中心營運商陷入能耗壓力、碳排放與營運成本的三重挑戰。
資料中心規模化建置以及頻寬，以及電力需求持續增長，亦衍生下列問題：1.傳統電互連架構會在高頻寬、大流量衝擊下，產生訊號衰減、接收損耗、熱能累積等一連串挑戰，造成效能無法完全發揮、運算資源利用率降低、並使資料中心營運成本加重。因此能效瓶頸、頻寬等瓶頸已是AI新世代基礎設施路上的最大隱憂。2.企業在追求更即時、更大規模的AI運算與數據分析能力時，也同步擔憂如何維持能源效率，以及降低長期營運與碳排壓力。
技術上由於既有資料中心大多仍仰賴以「銅線」為主的電互連(Electrical Interconnect)架構，但隨著傳輸速率持續提升，能耗呈現快速且非線性的成長趨勢，現今已逼近技術的物理極限，「銅線」己不敷使用。舉例來說，傳統插拔式光模組(Front Panel Pluggable, FPP)在處理25.6T到204.8T等級的交換機時，功耗從千瓦級增加至三千瓦以上，高速序列器/解序列器(SerDes)、重定時器(Retimer)與長距離銅線，均是主要的能耗和散熱來源。上述隨著頻寬與流量急劇上升的能耗，已經是資料中心擴展的最大瓶頸，不僅大幅提升企業電費與維運成本，也正面衝擊全球綠能政策目標，持續以純電互連與FPP為主，AI的擴張將受制於電力與散熱所侷限。
在上述的矛盾及能耗挑戰下，「矽光子(Silicon Photonics)」由於能夠將光通信元件如調製器、偵測器、波導等，直接整合在矽基晶片上，不僅大幅縮短資訊傳遞距離，壓低每bit的能耗和信號延遲等特質受到高度矚目。。
資料來源：Yole Developpement Silicon Photonics (2025/12)
圖一 AI模型規模成長與資料流量驅動情境
二、AI資料中心掀起光封裝新時代
為了應對資料中心日益增長的頻寬需求和功耗挑戰，產業在矽光子技術之上，逐步發展出新一代光封裝與系統架構。最早是透過高密度插拔式光模組(如QSFP(Quad Small Form-factor Pluggable，四通道小型可插拔模組)與OSFP(Octal Small Form-factor Pluggable，八通道小型可插拔模組))，在網路介面卡與固定式光學後，進一步兼顧彈性與可維護性；隨著交換器頻寬推升到25.6T、51.2T乃至102.4T，單純倚賴前面板可插拔的做法已經愈來愈難以兼顧功耗與面板密度，於是產業開始將光學功能往交換器晶片附近集中，發展出板上光學(On-Board Optics, OBO)以及後續的共封裝光學(Co-Packaged Optics, CPO)，將I/O電路路徑縮短、降低SerDes與DSP的功耗與散熱壓力，上述方案本質上都是在嘗試在不犧牲維護彈性的前提下，減少「銅」所帶來的能耗與頻寬瓶頸，如圖二所示。
在技術面，「共封裝光學(CPO)」主要藉由將光學收發模組(光引擎)與交換器ASIC(Application-Specific Integrated Circuit，特殊應用積體電路)晶片緊密配置，甚至共用同一封裝/中介層(Interposer)，把長距離的電訊號互連縮短為封裝內的超短距通道，目標為進一步克服FPP在高速傳輸下面臨的熱管理、功耗、頻寬與埠密度限制。矽光子技術在此扮演的角色，已不再只是提供一顆光收發晶片，而是成為支撐OBO/CPO等不同系統形態的通用光學平台，讓高密度、高效能的光/電整合可以以半導體方式量產。
在市場面，矽光子與相關光電元件已明顯進入成長期。多家市調機構預期，2025年全球光電元件市場規模將突破600億美元，其中資料通訊與AI應用是最主要動能；2026年前後，CPO可望在AI資料中心、AI/HPC叢集與分解式伺服器等高頻寬、低延遲場景率先落地。美系雲端服務供應商如Meta、Microsoft已啟動矽光子與CPO的技術驗證與小規模導入，標準組織如OIF(Optical Internetworking Forum，光學互連論壇)、COBO(Consortium for On-Board Optics，板載光學聯盟)也同步推進相關介面與模組規格，有助於生態系朝多供應商模式發展。
在發展時程， CPO的應用演進可分為四大階段。階段1：2020~2022年可視為技術展示與策略聯盟階段，以概念驗證(PoC，Proof of Concept)與試驗平台為主；階段2：2023～2024年伴隨51.2T交換機導入，800G 插拔式模組仍是主力，但 OBO/CPO架構已開始在實驗系統中出現。階段3：2025~2026年，隨102.4T交換機進入試點，CPO將在少數AI/HPC叢集與雲端骨幹網路中進行部署；階段4：2028年後，配合204.8T/224G世代與更大規模AI訓練叢集需求，CPO可望在高階資料中心場域達到較大規模導入，短期內CPO仍將與800G/1.6T插拔式模組並存。展望未來CPO真正能夠達到大規模導入時間點，高度取決於224G SerDes與ELS生態系的成熟度發展。
資料來源：Yole Developpement, Co-Packaged Optics 2022 – Focus Data Centers Report(2025/12)
圖二 光學模組演進路徑示意圖
三、從電光整合到共封裝
(一)從分離光模組到光學整合晶片
矽光子平台的角色是把波導、調變器、光偵測器等被動/主動元件整合到同一晶片，成為矽光子積體電路(Photonic Integrated Circuit, PIC)，再透過InP(Indium Phosphide，磷化銦)與GaAs(Gallium Arsenide，砷化鎵)雷射提供光源，使資料中心的光互連從「離散元件堆疊」走向「晶片級整合」。目前的主流架構為在絕緣層上覆矽(Silicon On Insulator, SOI)平台以馬赫-曾德爾干涉儀(Mach-Zehnder Interferometer)或微環形諧振腔(Micro-ring Resonator)作為調變器，再搭配Ge/SiGe(Germanium/Silicon-Germanium，鍺/矽鍺合金)製作的光偵測器，已在400G/800G插拔式模組量產；CPO則是將同一類PIC從面板移到封裝內，延伸應用邊界。矽光子技術平台與元件如圖三所示。
資料來源：Yole Developpement, Silicon Photonics (2025/12)
圖三 矽光子技術平台與關鍵元件材料示意圖
(二)CPO的系統演進
FPP在51.2T之後，面臨224G SerDes、3.2T級模組的功耗與面板密度極限，雖然OSFP-XD(OSFP加大型光模組)新一代外型規格，嘗試讓1.6T/3.2T光模組繼續維持可插拔架構，但在204.8T 之後，要同時滿足散熱與機箱空間配置已越來越困難。為延長FPP壽命，產業發展出OBO與NPO(Near-Package Optics，近封裝光學)等，作為FPP與CPO之間的過渡架構：一方面讓光學引擎更靠近交換器晶片，降低I/O頻寬升級帶來的功耗壓力，另一方面仍保留模組可更換與插槽化設計的優點，讓系統在維護與汰換週期上保有較高彈性。
CPO則進一步將光引擎與交換器ASIC放在同一多晶片模組(Multi-Chip Module, MCM)或中介層上，以2.5D方式環繞配置3.2T/6.4T光引擎，縮短SerDes路徑、降低I/O能耗，未來則朝3D疊構(光引擎堆在ASIC上方或光子中介層)以提高邊緣頻寬密度之方向發展，其模組架構比較如圖四所示。
資料來源： EE Times Japan，2022年3月18日(2025/12)
圖四 OBO/NPO/CPO 架構比較示意圖
(三)CPO 電光整合下的關鍵材料
在電互連面，CPO以10-50 mm等級的超短距/極短距SerDes互連(Ultra-Short Reach / Extra-Short Reach, USR/XSR)取代傳統長距離通道(Long Reach, LR)，雖然有助於降低均衡與數位訊號處理器(Digital Signal Processor, DSP)功耗，但也要求封裝介電材料與高密度重佈線層(Redistribution Layer, RDL)在每個通道112G~224G頻率下仍維持低損耗與高可靠度，成為高頻封裝材料的重要發展方向。在光學扇出面，Si/SiN(Silicon / Silicon Nitride，矽/氮化矽)與聚合物波導需與光纖陣列單元(Fiber Array Unit, FAU)精準對位，同時兼顧低插入損耗、高玻璃轉移溫度(Glass Transition Temperature, Tg)與低熱膨脹係數(Coefficient of Thermal Expansion, CTE)，以承受AI伺服器長時間高溫運轉並抑制封裝翹曲，帶動高Tg低CTE光學聚合物、低收縮黏著劑與低應力底填材料的需求。
光源在外部雷射小型可插拔模組(External Laser Small Form Factor Pluggable, ELSFP)或外部雷射光源(External Laser Source, ELS)與整合雷射(InP/Si 混成整合或異質鍵結)之間取捨：前者偏向CPO初期主流，需要可靠的雷射模組封裝、保偏光纖(Polarization-Maintaining Fiber, PMF)/連接介面與系統級熱管理材料；後者則仰賴三五族/矽異質鍵結材料(III-V/Si heterogeneous bonding materials)、高導熱係數且低熱阻的導熱介面材料(Thermal Interface Material, TIM)與高導熱基板，才能在靠近ASIC的高熱環境下維持雷射壽命與光路穩定。
在先進封裝架構上，CPO多採2.5D多晶片封裝，將ASIC、EIC、PIC與高頻寬記憶體(High Bandwidth Memory, HBM)透過矽穿孔(Through-Silicon Via, TSV)與高密度RDL整合於同一中介層或有機基板，對應需要高可靠度的TSV結構材料、細線寬RDL電鍍與低翹曲高模數基材；隨著3D異質整合(EIC/PIC疊構、Cu-Cu混合鍵結)導入，亦推升混合鍵合介面與2.5D/3D封裝材料的開發需求，其封裝架構如圖五所示。
整體而言，無論是SerDes短距互連、光引擎整合或光源策略選擇，最後都會收斂到三大材料主題：1.高頻封裝介電與高密度RDL材料，支撐每通道112G~224G資料率等級的USR/XSR 短距互連；2.兼具高Tg、低CTE與低損耗的光學波導與黏著體系，確保Si/SiN波導與FAU的光學與熱機械穩定性；3.高導熱係數且低熱阻的TIM、高導熱基板與對應的液冷介面，用來處理ASIC＋光引擎＋HBM疊構下的高功率散熱挑戰。上述三項材料項目並非彼此獨立，而是構成CPO電光整合可否量產的共同材料基底。
資料來源：Co-Packaged Optics—Heterogeneous Integration of Photonic IC and Electronic IC, Journal of Electronic Packaging 147(1):011004, 2025.(2025/12)
圖五 CPO之(a)2.5D與(b)3D異質整合封裝架構比較示意圖
四、結論
(一) 矽光子CPO能否成為主流的三個關鍵變數
綜觀AI資料中心的發展路徑，矽光子CPO是否會成為主流，取決於三個關鍵變數。
1.高頻封裝與光學材料的量產成熟度：特別是224G等級下的封裝介電、RDL、光學聚合物與TIM，能否兼顧成本與可靠度。
2.雷射光源策略的收斂速度：短中期以外部雷射ELS/ELSFP為主，長期才有機會過渡到大規模的InP/Si異質整合，這將深刻影響材料選擇與封裝架構。
3.標準與生態系的進展：包括OIF、COBO等組織對CPO介面、測試與服務模式的共識，決定了多個供應商模式能否成形。
(二) 台灣如何在材料與封裝環節建立長期不可取代之能力
台灣若要在下一輪基礎設施投資中取得關鍵位置，重點已不在於「是否跟進每一代CPO規格」，而是能否在材料與封裝環節建立長期不可取代的能力。
1.政策與研發資源配置：需把高頻封裝介電、RDL、光學聚合物與導熱介面材料等視為「戰略性基礎材料」，以中長期計畫支持量產驗證與國際客戶共同開發，而不是只用專案型補助零碎切片。
2.在產業合作模式：鼓勵 IC載板、封測、光通訊與化工材料廠組成「光電封裝聯盟」，應用平台串聯模式，以共同對接國際雲端與系統廠的設計導入，避免各自為政、只在單點競逐代工訂單。
3.國際布局：應及早參與OIF、COBO等標準與多方工作小組，從早期規格討論階段就把台灣材料與封裝廠納入生態系，而不是等規格塵埃落定後才被動接單。
如此調整後，台灣在矽光子CPO浪潮中的角色，將不只是成本競爭下的製造基地，而是能在材料、封裝與系統整合之間扮演協調者與解決方案提供者，為全球AI資料中心提供兼顧「高算力、低能耗」的長期合作選項。